

## ⑩ 日本国特許庁(JP)

⑩ 特許出願公開

# ⑩ 公 開 特 許 公 報 (A)

昭63-152220

⑤Int.Cl.⁴

識別記号

庁内整理番号

匈公開 昭和63年(1988) 6月24日

H 03 K 19/00

101

C-8326-5J

審査請求 未請求 発明の数 1 (全5頁)

⑤発明の名称

レベル変換回路

到特 原

昭61-300764

②出 頭 昭61(1986)12月16日

⑫発 明 者

中嶋

健

東京都港区芝5丁目33番1号 日本電気株式会社内

の出願 人

日本電気株式会社

東京都港区芝5丁目33番1号

②代 理 人 弁理士

弁理士 内 原 晋

18<sup>12</sup> 6m <del>5</del>

1. 発明の名称

レベル変換回路

2.特許請求の範囲

第1の電源が供給され、信号を入力して、第1 の電源電圧に基づいたレベルの信号を出力する第 1のCMOSインパータと、

第1の電源が供給され、第1のCMOSインパータの出力信号を入力する第2のCMOSインパータと、

第2の電源が供給され、第1、第2のCMOSインパータの出力信号を切換信号として、第2の電源電圧に基づいたレベルの出力の論理レベルを切換えるフリップフロップとを有するレベル変換回路。

#### 3、発明の詳細な説明

〔産菜上の利用分野〕

本発明は半導体集積回路の出力レベルの変換回路に関し、特に CNOS LS! 同志を接続する場合にそれぞれの電源系が異なるために生じる入力およ

び出力レベルの相違を同一化するためのレベル変 換回路に関する。

## (従来の技術)


従来、この種のレベル変換回路は、第3図(a)のように、ゲートが入力端子13に接続され、第1の電器11で駆動されるCMOSインバータ15と、ゲート、ソースがCMOSインバータ15の出力端、アースにそれぞれ接続され、ドレインがオーブンドレインとして出力端子14に接続されたMOSトランジスタ16とで成る素子のオープンドレインを第3図(b)のように、ブルアップ抵抗17で第2の電器12に吊って構成されていた。

(発明が解決しようとする問題点)

上述した従来のレベル変換回路は、出力がハイレベル、すなわちMOSトランジスタ6がオフの時は、MOSトランジスタ6には電流が流れていないので、MOSトランジスタ6とプルアップ抵抗フとによる電力消費は発生しないが、出力がロウレベル、すなわちMOSトランジスタ6がオンの時は、MOSトランジスタ6とプルアップ抵抗

Best Available Copy





7 とには電流が流れるので、電力を消費するという欠点がある。

#### (問題点を解決するための手段)

本角明のレベル変換回路は、第1の電源が供給され、信号を入力して、第1の電源電圧に基づいたレベルの信号を出力する第1のCMOSインバータと、第1の電源が供給され、第1のCMOSインバータと、第2の電源が供給され、第1、第2のCMOSインバータと、第2の電源が供給され、第1、第2のCMOSインバータの出力信号を切換信号として、第2の電源電圧に基づいたレベルの出力の論理レベルを切換えるフリップフロップとを有する。

#### 〔作用〕

したがって、出力の論理レベルの変化は、第 2 の電源よりプルアップ抵抗に電流が流れるかどうかで設定されるのでなくフリップフロップの出力 端が第 2 の電源に接続されるかどうかで設定され るため、従来のようなプルアップ抵抗に流れる電 流による電力消費は発生しないこととなる。

MOSトランジスタ Qnz と、ゲートがN型MOSトランジスタ Qniのドレインに、ドレインがN型MOShランジスタ Qnzのドレインに、ソースが電票端子2を介して第2の電源電圧Vzを供給されるP型MOSトランジスタ Qpzとで構成されている。MOSトランジスタ Qni、Qnz、Qpi、Qpzはフリップフロップを構成している。

次に、本実施例の動作について説明する。

入力幅子 3 より入力信号が "H" レベベル たと C M O S インパータ 6 の出力は "L" レ M O S インパータ 6 の出力は "L" レ M O S インパータ 7 の出事 電圧 Vi に基 ペレータ 7 の出事 1 の電源 電圧 Vi に基 ペレータ 7 の出事 2 が "H" レ ベルと なる 5 トラングスタ Q Mi はオフナ る。 N 型 M O S トラングスタ Q Mi はオフナ る。 N 型 M O S トラングスタ Q Mi に 接 なる。 レ ベルと P 型 M O S トラン は がって、 非 反 転 かった 9 で 1 に は 第 2 の 電 運 圧 Vi より P 型 M O S トラン 出 分 スタ Q M I に は 第 2 の 電 運 圧 Vi より P 型 M O S トラスターン 出 分 スタ Q M I に は 第 2 の 電 運 圧 Vi より P 型 M O S トラスター 2 の 電 源 電 圧 Vi より P 型 M O S トラスター 2 の 電 源 電 圧 Vi より P 型 M O S トラスター 2 の 電 源 3 電 圧 Vi より P 型 M O S トラスター 2 の 電 源 3 電 圧 Vi より P 型 M O S トラスター 2 の 電 源 3 電 圧 Vi より P 型 M O S トラスター 2 の 電 源 3 電 圧 Vi より P 型 M O S トラスター 2 の 電 源 3 電 圧 Vi より P 型 M O S トラスター 2 の 電 源 3 電 圧 Vi より P 型 M O S トラスター 2 の 電 源 3 電 圧 Vi より P 型 M O S トラスター 2 の 電 源 3 電 圧 Vi より P 型 M O S トラスター 2 の 電 源 3 電 圧 Vi より P 型 M O S トラスター 2 の 電 源 3 電 圧 Vi より P 型 M O S トラスター 2 の 電 源 3 電 圧 Vi より P 型 M O S トラスター 2 の 電 源 3 電 M O S トラスター 2 の 電 源 3 電 M O S トラスター 2 の 電 源 3 電 M O S トラスター 2 の 電 源 3 電 M O S トラスター 2 の 電 源 3 電 M O S トラスター 2 の 電 源 3 電 M O S トラスター 2 の 電 源 3 電 M O S トラスター 2 の 電 源 3 電 M O S トラスター 2 の 電 源 3 電 M O S トラスター 2 の 電 源 3 電 M O S トラスター 2 の 電 源 3 電 M O S トラスター 2 の M O S トラスター

#### 寒 炼 例 )

次に、本発明の実施例について図面を参照して 説明する。

第1図は本発明のレベル変換回路の一実施例を 示す回路図である。

ランジスタ Qpzのドレイン・ソース間電圧を差引いた"H"レベルの電圧が出力される。ゲートがこの"H"レベルを入力するP型MOSトランジスタ Qpzはオフとなり、反転出力端子5は"L"レベルとなる。



"L"レベルとなる。

このように、入力信号を入力するCMOSインバータ6と、CMOSインバータ6の出力を入力するスイッチング用COMSインバータ7との出力をスイッチング信号として、N型MOSトランジスタ Qp1、 Qp2 で構成されるフリップフロップを駆動することにより第1の電源でに基づく信号にレベル変換することができる。また、MOSトランジスタ Qn1、Qp1またはMOSトランジスタ Qn2、Qp2の組でいずれか1つのトランジスタは必ずオフであるので、第からアースに電流は流れない。

第2図は第1図で示されたレベル変換回路を実際に使用した半導体集積回路を示す構成図である。本半導体集積回路は、入力端が入力端子23に、電源供給端が回路用電源端子21にそれぞれ接続された内部回路8と、入力端子3が内部回路8の出力端に、電源端子1が回路用電源端子21に、電源端子2が出力用電源端子22にそれぞれ接続さ

りも充分小さくなければならない。そこで、MO Sトランジスタ Q<sub>N1</sub>,Q<sub>N2</sub>,Q<sub>P1</sub>,Q<sub>P2</sub>のチャンネル 長、チャンネル幅、ゲート酸化膜厚は第1、第2 の電源電圧V<sub>1</sub>、V<sub>2</sub>に基づいて慎重に設計されている。

### (発明の効果)

## 4.図面の簡単な説明

第1回は本発明のレベル変換回路の一実施例を

れたレベル変換回路と、入力端がレベル変換回路 の反転出力端子 5 に、出力端が出力端子 25 にそれ ぞれ接続され、出力用電源端子 22 からの電源で駆 助される C M O S インバータ 9 とで構成されてい る。動作については、第 1 図の説明で十分である ので、特に必要な点のみにとどめる。


本半導体集積回路は消費電流を少くするためで、MOS構造としている。また、製造プロセスを簡単化するために、レベル変換回路、内部回路8。
CMOSインパータ9を構成しているP型、N型MOSトランジスタはそれぞれ同じしきい値をとるように設計されている。さらに、MOSトランジスタ Qni、Qnz のオン抵抗がP型MOSトランジスタ Qni、Qnz のオン抵抗がア型MOSトランジスタ Qni、Qnz のオン抵抗

示す回路図、第2図は第1図で示されたレベル変換回路を実際に用いた半導体集積回路を示す構成図、第3図(a),(b) は従来のレベル変換回路用素子、およびレベル変換回路である。


- 1,2… 電源端子、
- 3 … 入力端子、
- 4 … 非反転出力端子、
- 5 … 反転出力端子、
- 6 ··· C M O S インバータ、
- 7 … スイッチング用COMSインバータ、
- 8 … 内部回路、
- 9 … C M O S インバータ、
- 21…回路用電源端子、
- 22…出力用電源端子、
- 23…入力端子、
- V, … 第1の電源電圧、
- Vz … 第2の電源電圧。

特許出願人 日本 電気 株式 会 社 代 理 人 弁理士 内 原 智







第1図



第2図







第3図